在浏览器内搭建逻辑电路，自动生成真值表与电路图
这是浏览器端的逻辑电路仿真工具，用来验证自己搭建的组合逻辑电路功能是否正确，自动生成电路对应的真值表。
支持 7 种基础逻辑门，按标准布尔逻辑规则仿真计算输出结果，生成与搭建结果一致的真值表和电路图。
支持 7 种常用逻辑门，分别是与门AND、或门OR、非门NOT、与非门NAND、或非门NOR、异或门XOR、同或门XNOR。
受浏览器性能限制，建议不超过 50 个逻辑门。超过该数量后，仿真和生成真值表的速度会明显变慢。
暂不支持持久化保存，所有数据都存在当前浏览器标签页内。刷新页面后当前电路会丢失。
不支持时序逻辑仿真。本工具仅支持组合逻辑电路的仿真与真值表生成。